在以往的技术中，如果想提高NAND闪存的单位尺寸存储密度，就必须改进生产的工艺进程。不过东芝公司（Toshiba Corporation）开发了一种全新的NAND闪存架构，使用3D存储单元阵列来提高现有工艺制程下的单元密度和数据容量，同时芯片的核心尺寸（Die Size）几乎没有增加。在新的堆叠架构中，电极材料制成的支柱将垂直贯穿多层堆叠的存储元件，并且能共享的外围电路。

常规平台NAND闪存，现有的堆叠方式和东芝3D堆叠的对比

现有的存储器堆叠技术是一层之上再加一层的2D存储阵列，可以看成同一制程的重复，这种堆叠方式在提升了存储器芯片密度的同时使得生产流程变得冗长而复杂。相比之下，东芝的3D阵列架构生产流程更加简单，而且不会明显增加芯片面积，支柱与支柱之间还可以共享的外围电路，这些支柱是成份是硅和少量其他物质。

采用蚀刻技术在堆叠层（即在多层的门电极和绝缘膜）中进行穿孔，支柱将使沉积工艺来填充这些孔，支柱的周围布满门电路。预成形的氮化物膜用于保持数据，分布在各个接合处，功能类似于NAND的存储单元。

垂直钻孔和支柱填充。即使层数增加，也只需要一次光刻，而且只需增加少量的控制门驱动

NAND闪存的功能源于各个单元的批量处理，大量的元件连续地连接。由东芝开发的新阵列架构在增加存储密度的同时并没有使芯片的尺寸加大，因为连在一起的元件的数量只和堆叠的高度成正比。例如，在同时期的技术中，32层堆叠的容量为标准芯片的10倍。

不过这一架构目前而言还需要进一步研究，以达到现有架构的安全性和可靠性。

新的NAND存储器架构层分解图