40nm工艺终极单元面积 尔必达计划将DRAM缩至4F2

尔必达内存(Elpida Memory)宣布，打算使计划2011年前后量产的40nm工艺DRAM的内存单元面积缩小至4F²（F为设计规格）。4F²为现有NAND型闪存所达到的水平，尔必达欲通过单元晶体管的三维化等措施实现该规格。这一消息是在9月4～5日举办的“ISTF（Industry Strategy and Technology Forum） 2007”上，由该公司董事、执行董事·CTO科技＆发展Office安达隆郎发布的。

尔必达目前正在量产70nm工艺产品，将利用继此之后的65nm工艺使目前4F²的单元面积缩小至4F²。该公司目前正在试制65nm工艺的芯片，计划本年度内实现量产。将单元面积缩小至4F²的40nm工艺领先65nm三代。在此期间，计划量产50nm工艺和45nm工艺的芯片。实现6F²和4F²后，安达隆郎表示，“在今后的每代工艺中，还将继续保持使单元面积缩小30％的速度”。