海力士开发出层叠24层NAND型闪存的多芯片封装

ZDNet存储频道时间2007-09-13作者:hyy(转载/来源:技术在线)来源: |
本文关键词:mlc 堆叠 层叠 Hynix 海力士

韩国海力士半导体(Hynix Semiconductor)开发出了层叠24层25μm厚的NAND型闪存、总厚度为1.4mm的MCP(多芯片封装)。在此前开发的MCP产品中,层叠的芯片最多。

该公司于2007年5月开发出了层叠20层芯片的MCP。新开发的技术内容如下。(1)使下层芯片可以支撑上层芯片的分层层叠技术,(2)可实现分层层叠的LSI内部电路重布线技术,(3)使层叠更加容易的重布线优化技术,(4)将重布线后的半导体芯片厚度降至A4纸1/4的技术,(5)使用WBL(wafer backside lamination)胶带,减少芯片间连接部件的技术。

理论上,采用以上新技术,用16Gbit的NAND型闪存来制造MCP产品的话,可以制造出容量为384Gbit(48GB)的存储器。

用户评论
  • 评论列表
  • 本篇文章共有 0 条评论
用户名
评论内容
发表时间
- 发表评论 -
匿名
注册用户
百度大联盟认证黄金会员Copyright© 1997- CNET Networks 版权所有。 ZDNet 是CNET Networks公司注册服务商标。
中华人民共和国电信与信息服务业务经营许可证编号:京ICP证010391号 京ICP备09041801号-159
京公网安备:1101082134